Technologia TCAM od Renesas
Renesas opracowuje technologię TCAM 3 nm, łączącą wysoką gęstość pamięci i niskie zużycie energii, dedykowaną dla motoryzacyjnych układów SoC.
Renesas Electronics Corporation ogłosił wprowadzenie konfigurowalnej, potrójnej pamięci adresowalnej treści (configurable ternary content-addressable memory, TCAM) zbudowanej w 3 nm procesie technologicznym FinFET. Nowa pamięć TCAM oferuje jednocześnie wyższą gęstość, niższe zużycie energii i wzmocnione bezpieczeństwo funkcjonalne, dzięki czemu dobrze nadaje się do zastosowań motoryzacyjnych. Renesas zaprezentował wyniki na konferencji International Solid-State Circuits Conference 2026 (ISSCC 2026), która odbyła się w dniach 15–19 lutego w San Francisco w USA.
Wraz z szybkim rozwojem technologii 5G, przetwarzania w chmurze i przetwarzanie na krawędzi, ruch sieciowy stale rośnie, napędzając zapotrzebowanie na duże, 256-bitowe konfiguracje TCAM z obsługą 4096 wpisów. Konwencjonalne skalowanie, oparte wyłącznie na twardych makrach, zwiększa obszar peryferyjny ze względu na większą liczbę banków i repetytorów oraz utrudnia domykanie czasowe, jednocześnie zwiększając moc niezbędną do wyszukiwania. Zastosowania motoryzacyjne wymagają dodatkowo wyższego poziomu bezpieczeństwa, aby spełnić normy takie jak ISO 26262. Renesas rozwiązuje te problemy, wprowadzając następujące innowacje:
1. Zintegrowane podejście twardych i miękkich makr dla elastycznej konfiguracji
Nowo opracowane twarde makra TCAM są obsługiwane przez kompilator pamięci z dużą dokładnością — szerokością klucza wyszukiwania od 8 do 64 bitów i głębokością wpisów od 32 do 128. Większe konfiguracje (np. 256 bitów × 4096 wpisów) są realizowane poprzez połączenie twardych makr z automatycznym generowaniem miękkich makr sterowanym przez odpowiednie narzędzia, co zapewnia konfigurowalne pojedyncze makro, które obejmuje szeroki zakres zastosowań na jednym chipie. Umożliwia to osiągnięcie wiodącej w branży gęstości pamięci na poziomie 5,27 Mb/mm².
2. Wykrywanie wszystkich niezgodności i wyszukiwanie potokowe na poziomie makr
Każda twarda makroinstrukcja integruje układ wykrywania wszystkich niezgodności i wykonuje dwuetapowe wyszukiwanie potokowe. Na podstawie wyniku pierwszego etapu, drugi etap może być kontynuowany lub zatrzymany, aby uniknąć niepotrzebnego zużycia energii. Na przykład, w konfiguracjach 64–256 bitów × 512 wpisów, podejście to zmniejsza energię wyszukiwania nawet od 71,1% przy potokowym wyszukiwaniu kolumnowym (z partycjonowaniem kluczy, klucze >64-bitowe) do 65,3% przy wierszowym wyszukiwaniu potokowym (bez partycjonowania kluczy, klucze ≤64-bitowe). W konfiguracji 256 bitów × 512 wpisów projekt osiąga niskie zużycie energii przy energii wyszukiwania wynoszącej 0,167 fJ/bit, a rozproszone obciążenie czasowe umożliwia zegar wyszukiwania 1,7 GHz. Wynikowy wskaźnik jakości TCAM (gęstość × prędkość ÷ energia) osiąga wartość 53,8, przewyższając wcześniejsze prace.
3. Zwiększone bezpieczeństwo funkcjonalne w zastosowaniach motoryzacyjnych (rozdzielona magistrala danych i dedykowana pamięć SRAM)
Ponieważ komórki bitowe TCAM dla tego samego adresu fizycznie sąsiadują ze sobą, błąd dwubitowy spowodowany błędami programowymi nie może zostać skorygowany przez konwencjonalną funkcję SECDED ECC. Renesas łagodzi ten problem za pomocą dwóch technik:
- Rozdzielone magistrale danych nieparzyste/parzyste dla danych użytkownika i parzystości ECC w celu zwiększenia fizycznej separacji między komórkami pamięci, przekształcając potencjalne błędy dwubitowe w korygowalne błędy jednobitowe.
- Dedykowana pamięć SRAM dla parzystości ECC z dekoderem adresów niezależnym od TCAM, poprawiająca wykrywalność w przypadku wybrania nieprawidłowego adresu podczas zapisu w pamięci TCAM.
Te środki znacząco poprawiają poziom bezpieczeństwa wymagany w zastosowaniach motoryzacyjnych. Elastyczne szerokości kluczy i głębokości wejścia pamięci TCAM, w połączeniu z oszczędnością energii i solidnym bezpieczeństwem funkcjonalnym, sprawiają, że doskonale nadaje się ona nie tylko do zastosowań motoryzacyjnych, ale także do urządzeń przemysłowych i konsumenckich, gdzie szybka wymiana danych między czujnikami a procesorami jest niezbędna.
Zapraszamy na nasze nowe wydarzenie, Hardware Forum 2026, 14-15 maja 2026. Zapisz się już dziś i skorzystaj z oferty early bird:
